Loading...

Altera
MAX シリーズ

▼ FPGA Stratixシリーズ Arriaシリーズ Cycloneシリーズ
▼ ASIC HardCopyシリーズ
▼ CPLD Maxシリーズ
▼ SoC/プロセッサ
プロセッサ SoC FPGA

MAX シリーズ CPLD

低コスト MAX シリーズ CPLD について

1993年に発表されて以来、高い評判を築いてきたアルテラの MAX® CPLD シリーズは、低コスト・低消費電力を提供するCPLD製品です。

MAX シリーズ CPLD の最新ファミリ

デバイス・ファミリ プロセス・テクノロジ 主な特長
MAX V CPLD 0.18 µm 低コスト・低消費電力 詳しい情報を見る
MAX II CPLD 0.18 µm I/O数 詳しい情報を見る

MAX V ファミリ

最高水準の市場価値(バリュー)を提供します

低価格で低消費電力、新性能という特徴を兼ね備えたアルテラの MAX V CPLD は、最高水準の市場価値(バリュー)を提供します。実績のある不揮発性アーキテクチャと業界最大レベルの集積度を備える MAX V は、競合 CPLD よりトータル消費電力を最大50%低減しつつ、優れた新機能を実現します。

MAX V CPLD の利点

1.最高の価値を提供する CPLD
MAX V アーキテクチャは、フラッシュ、RAM、オシレータ、PLL(Phase-Locked Loop)など、従来は外部機能であったコンポーネントを集積できます。そのため、MAX V デバイスをデザインに統合することによって、システム全体のコストを削減できます。
MAX V CPLD は、面積あたりの I/O ピン数とロジック数において、同価格帯の多くの競合製品を凌いでいます。、低コストおよびグリーン・パッケージ技術を採用し、最小20 mm2 の小型パッケージを実現しています。
2.トータル消費電力を低減
MAX V CPLD は、同等集積度の競合 CPLD の半分程度のトータル消費電力で堅牢な先進機能を実現しています。
  • わずか 45 uW の低いスタティック消費電力でバッテリ寿命を延長
  • 単一電源(Vccコア電圧)で駆動できるため BOM(部品) コストの削減も可能

信頼のある低コスト・ウェハ製造プロセスで製造される MAX V CPLD は、実証済みのアーキテクチャを採用すると同時に、次のような堅牢な機能を提供します。
  • デジタル PLL(DPLL):周波数逓倍または位相シフトを必要とするデザインを柔軟に実装可能
  • LE RAM:使用しないロジックをメモリに転用可能
  • イン・システム・プログラミング(ISP):動作中のデバイスに対してプログラミングが行えるため、システム全体の動作に影響を与えずにインフィールドでのアップデートが可能
  • ユーザー・フラッシュ・メモリ(UFM):重要なシステム情報を不揮発性メモリに記憶できるエンベデッド・フラッシュ・メモリ
3.使いやすい開発ソフトウェア
MAX V CPLD は、Quartus® II 開発ソフトウェア v10.1 からサポートされています。v10.1 では一層の生産性向上が図られており、より迅速なシミュレーション、ボード立ち上げ、タイミング・クロージャが可能です。
また、このソフトウェア・リリースには新たしいシステム・レベル統合ツール「Qsys」(Beta版)も付属しています。Qsys は、従来の SOPC Builder に比べ、2 倍近い性能向上を実現したほか、より高い抽象化レベルでの設計が可能になっています。

MAX V FPGA アプリケーション

・ワイヤライン / ワイヤレス
I/O 拡張
・産業機器 / 軍用
インタフェース・ブリッジ(電圧や I/O 規格が異なるインタフェース間)
・コンシューマ
消費電力の管理、シーケンス制御、および監視
・コンピュータ&ストレージ
コンフィギュレーション制御(FPGA、フラッシュ・メモリなど)
・放送機器
初期化制御(DSP、プロセッサなど)
・オートモーティブ
アナログ制御(PWM による)

MAX V FPGA 製品コード

MAX V

アルテラ製品に関するご質問・ご相談・お見積など、お気軽にお問い合わせください。 メールでのお問い合わせ

MAX II ファミリ

かつてない最も低消費電力かつ低コストな CPLD

アルテラの MAX® II CPLD ファミリは、かつてないもっとも低消費電力かつもっとも低コストな CPLD です。MAX II CPLD は、CPLD ファミリの中で I/O ピンあたり最も低いコストと最小の消費電力を実現する、画期的な新CPLDアーキテクチャをベースにしています。

MAX II CPLD の概要

新しくリリースした MAX IIZ 製品を含めて、MAX II CPLD では同じ革新的な CPLDを使用した 3種類を提供します。
  • MAX II CPLD
  • MAX IIG CPLD
  • MAX IIZ CPLD
インスタント・オン、不揮発性のこのデバイス・ファミリは、汎用の低集積度アプリケーションをターゲットにしています。MAX II CPLDは、従来の CPLD デザインに最も低いコストを提供できるだけでなく、更に高い集積度においてもコストと消費電力の低減を実現するので、高コストで高消費電力の ASSP、および標準ロジック・デバイスの代わりに MAX II CPLDを使用することができます。

MAX II CPLD の利点

MAX II CPLDは、ハイレベルの機能統合によってシステム・デザイン・コストの低減を可能にします。ここでは、MAX II CPLD の最新機能について説明します。
1.低消費電力
  • 1/10 の消費電力(3.3 V MAX デバイスと比較した場合)
  • 消費電力の低減と信頼性の向上を実現する 1.8 V コア電圧
  • CPLD 業界でもっとも低いスタンバイ消費電力により、バッテリ駆動アプリケーションにおいてバッテリ寿命の延長が可能
  • 使用していない場合に、CPLD の電源オフできる自動スタートおよびストップ機能
2.コスト最適化アーキテクチャ
  • 1/2 の価格で 4 倍の集積度(前世代の MAX デバイスと比較した場合)
  • 最小ダイ・サイズになるよう設計され、I/O ピンあたり業界でもっとも低いコストを実現
3.高性能
  • 最大300MHz の内部クロック周波数レートをサポート
  • 2倍の性能向上 (従来の3.3 V MAX デバイスと比較)
4.独自な機能
  • オンボード・オシレーターとフラッシュ・メモリ・ブロック
  • ディスクリートまたは不揮発性ストレージ・デバイスの除去によるチップ数の低減
5.リアル・タイムのイン・システム・プログラマビリティ (ISP)
  • デバイスの動作中に 2 番目のデザインをダウンロード可能
  • リモート・フィールド・アップデートのコスト低減
6.MultiVolt コアの柔軟性
  • 3.3 V、2.5 V、または 1.8 V 電源に対応可能なオンチップ電圧レギュレータ
  • 電源レール数の低減によるボード・デザインの単純化
7.パラレル・フラッシュ・ローダ メガファンクション
  • ボード上の JTAG 非準拠フラッシュ・デバイスのコンフィギュレーション効率を改善
  • MAX II デバイスでJTAG コマンドを実装してボード管理を簡素化
8.I/O 機能
  • MultiVolt I/O 機能により 1.5 V、1.8 V、2.5 V、または 3.3 V ロジック・レベルのデバイスとインタフェース可能
  • シュミット・トリガ、プログラマブル・スルー・レートおよびプログラマブル・ドライブ強度によりシグナル・インテグリティを改善
9.もっとも使いやすいソフトウェア
  • アルテラの無償ソフトウェア Quartus® II Web Edition ですべてのMAX II CPLD をサポートし、ピン・ロック・フィッティングと性能の向上を実現
  • Quartus II ソフトウェアで提供する 新しいMAX+PLUS® II のルック&フィール・オプションにより使い易さを向上

MAX II CPLD アプリケーション

  • ・パワー・アップ・シーケンス
  • ・システム・コンフィギュレーション
  • ・I/O 拡張
  • ・インタフェース・ブリッジ

MAX VIIFPGA 製品コード

MAX II

アルテラ製品に関するご質問・ご相談・お見積など、お気軽にお問い合わせください。 メールでのお問い合わせ

※仕様、外観等については、製造元の最新情報をご確認ください。
※記載されている会社名、ロゴ等は Altera Corporation の商標または登録商標です。

  • 明光チャンネル
  • 推奨品紹介
  • 明光電子のサポート
  • 明光電子企業サイト 会社概要
最新センサ技術デモ

カートの中身を見る
このページのTOPへ戻る