Stratixシリーズ-アルテラ（Altera）| 明光電子部品検索～半導体・電子部品の検索、見積サイト

Altera
Stratix シリーズ

▼ FPGA

▼ ASIC

▼ CPLD

▼ SoC/プロセッサ

Stratix シリーズハイエンドFPGA について

Stratix® シリーズ FPGA は、より低リスクおよびより高い生産性で高性能かつ最先端の製品の迅速な市場投入を可能にします。
また、高集積、高性能、および豊富な機能セットを組み合わせることにより、Stratix シリーズ FPGA は、より多くの機能を統合し、システム帯域幅を最大化することができます。

デバイス・ファミリ	プロセス・テクノロジ	新規デザインに対する推奨の是非
Stratix V FPGA	28nm	○	詳しい情報を見る
Stratix IV FPGA	40nm	○	詳しい情報を見る

すべての Stratix シリーズの FPGAが、同等なHardCopy® ASIC デバイスを備えています。
HardCopy ASIC は、デザインの FPGA プロトタイピングからの低リスクかつ低コストの量産へのパスを提供します。
Stratix シリーズのFPGAは、スタンダード・セル ASIC のプロトタイピングおよび検証にも最適です。

Stratix V ファミリ

前世代と比較して、システム性能：最大50%向上！消費電力：最大30%低減！

アルテラの 28nm Stratix® V FPGA は、業界で最高のバンド幅、最高レベルのシステム・インテグレーション、究極の柔軟性を実現すると同時に、ハイエンド・アプリケーション向けにコスト削減と最少のトータル消費電力を実現します。

Stratix V ファミリの概要

Stratix V GT FPGA	40G/100G/400G アプリケーションなど、超広帯域幅および超高性能を必要とする 28 Gbps トランシーバを使用するアプリケーション向けに最適化されています。
Stratix V GX FPGA	バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートするトランシーバ内蔵。高性能、広帯域幅アプリケーションに最適化。
Stratix V GS FPGA	バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートするトランシーバ内蔵。多数の可変精度デジタル信号処理（DSP）を必要とする高性能アプリケーションに最適化。
Stratix V E FPGA	最高性能のロジック・ファブリックを　952K ロジック・エレメント以上集積し、ASIC のプロトタイピング用に最適化。

Stratix V FPGA の利点

１．低消費電力トランシーバで画期的なバンド幅を実現

前世代デバイスと比較してトランシーバ消費電力が最大50%低減された、
統合 28.05 Gbps および 14.1 Gbps トランシーバ
800 MHzで動作する、最大7 個の 72 ビット DDR3 メモリ・インタフェース
2.5 TMAC のDSP性能
PCI Express® Gen3/2/1 ハード IP (Intellectual Property) のサポート
高性能 I/O インタフェースを補完する高性能コア・アーキテクチャ
クリティカル・データパスを強化してシステムのボトルネックを取り除く、
コアおよびトランシーバ内の Embedded HardCopy® Block および統合ハード IP

２．シングル・チップで高度なインテグレーションを実現し、コストを削減

最大 14.3M ASIC ゲートあるいは最大 1.19M ロジック・エレメント相当のロジックを提供する Embedded HardCopy Block により、コストおよび消費電力を犠牲にすることなく、集積度を倍増させることが可能。
これらのブロックは、PCI Express Gen3/2/1 のようなインタフェース・プロトコルおよび 40G/100G/400G のような特定アプリケーション向けファンクションなどの、標準的ファンクションまたはロジック比率の高いファンクションをハードウェア化します
ボード面積、システム・コストおよび消費電力を最小限に抑え、FPGA を小型化できる、パーシャル・リコンフィギュレーション
クロックの柔軟性を高め、ボード上の電圧制御水晶オシレータ（VCXO）の置き換えも可能な fPLL (Fractional Phase-Locked Loop）
外部 PHY が不要で、光モジュールに直接接続することが可能な、トランシーバの統合 EDC （electronic dispersion compensation）機能

３．デザインにおける究極の柔軟性

コアの機能をオンザフライに変更することができる、
微細で使いやすいパーシャル・リコンフィギュレーション
複数のプロトコル、データ・レートおよびフィジカル・メディア・アタッチメント（PMA）設定を簡単にサポートできる、ダイナミック・リコンフィギュレーションが可能なトランシーバ
アプリケーション内の既存の PCI Express リンクを使用することで、
設計の複雑さを軽減できるプロトコルを経由した (CvP) コンフィギュレーション手法

４．システム消費電力の低減

Stratix V FPGA は以下の特長によって、
前世代デバイスと比較してトータル消費電力を30%低減します。

コア性能を犠牲にすることなく消費電力を低減できるプログラマブル・パワー・テクノロジ
TSMC の 28nm High-K メタル・ゲート高性能プロセスを採用し、独自に低消費電力化
0.85V コア電圧
パーシャル・リコンフィギュレーション
Embedded HardCopy Block を含む、コアおよびトランシーバにおけるハードIP

Stratix V FPGA　アプリケーション

Stratix V FPGAは、様々な業界のアプリケーションが抱えるデザイン課題を解決します。

　・100ギガビットOTN （オプティカル・トランスポート・ネットワーク）向け多重化トランスポンダ
　・100ギガビット・イーサネット（GbE）ライン・カード
　・クロスバーおよびバックプレーン・スイッチ・ファブリック
　・軍用レーダー・アプリケーション
　・RFカードとチャネル・カード
　・スタジオ・ビデオ・サーバー

Stratix V FPGA 製品コード

アルテラ製品に関するご質問・ご相談・お見積など、お気軽にお問い合わせください。

Stratix IV ファミリ

高集積、高性能、低消費電力のすべてを実現

アルテラの Arria®II FPGA は、6G トランシーバを利用するアプリケーション向けに高い機能を提供しながら、コストと消費電力を競合デバイスより大幅に削減しています。40nm の Arria II ファミリは、6.375-Gbps トランシーバを搭載する最小コストの FPGA、競合製品よりスタティック消費電力を最大 50 パーセント削減します。

Stratix IV ファミリ・タイプの概要

Stratix IV GT FPGA	最大 530K 相当のLEおよび最高 11.3 Gbps で動作する48 個の全二重 CDR ベースのトランシーバ。唯一の11.3 Gbps トランシーバを内蔵するFPGA。
Stratix IV GX FPGA	最大 530K 相当のLEおよび最高 8.5 Gbps で動作する48 個の全二重 CDR ベースのトランシーバ。 PCI Express Gen1 および Gen2 (x1, x4, and x8) 向けに PCI-SIG に完全に準拠しており、PCI-SIGインテグレーターズ・リストに掲載されています。
Stratix IV E FPGA	最大 820K 相当のLE、23.1 M ビット RAM、1,288 個の 18 x 18 ビット・マルチプライヤ。

Stratix IV FPGA の利点

最高の集積度：最大 820K 相当のLE 、23.1 Mビットのエンベデッド・メモリおよび 1,288 個の 18 x18 乗算器
最高の性能： 2スピード・グレードのアドバンテージと、業界最先端のロジックおよび配線アーキテクチャ
かつてないシステム帯域幅：最高 8.5 Gbps で動作する最大 48個の高速トランシーバおよび 1,067 Mbps （533 MHz）DDR3 メモリ・インタフェース
40nm プロセスの利点およびプログラマブル・パワー・テクノロジにより、現在市場で提供しているどのハイエンド FPGA よりも最大 50% も低い、最小の消費電力を実現
最大 4 チャネル x8 ブロック分のフル・エンドポイントまたはルート・ポート機能を提供できるPCI Express Gen1(2.5Gbps)およびGen2(5.0Gbps)をサポートするハードIP
優れたシグナル・インテグリティ： 50 インチ・バックプレーンを 6.375Gbpsのデータ・レートでドライブできるプラグ＆プレイシグナル・インテグリティ